## 

形 名 (Type):	BD3474KS2
製品名(Product):	5.1ch モードセレクタ・入力セレクタ内蔵サウンドプロセッサ (5.1ch Sound Processors with Built−in Mode and Input Selectors)
構 造 (Structure):	シリコンモノリシック集積回路(Silicon Monolithic Integrated Circuit)

パッケージ (Package): SQFP-T80C

機能 (Function):	<ul> <li>Electronic Volume:</li> </ul>	+32 ~ -95dB / 0.5dB step, Mute
	<ul> <li>Stereo Input Selector:</li> </ul>	IN1 ~ IN12, Mute
	<ul> <li>Mode Selector:</li> </ul>	LINE, MULTI1, MULTI2, Mute
	<ul> <li>REC Output:</li> </ul>	4 stereo output
	•MAIN Output:	1 stereo output
	<ul> <li>Input Att for ADC:</li> </ul>	0, -6, -6.5, -7.5, -9, -12dB, Mute
	2 Band Equalizer	+10 ~ -10dB / 1dB step

※: 耐放射線設計はしておりません。(Design against radiation-proof is not made.)

#### この文書の扱いについて

この文書の日本語版が正式な仕様書です。この文書の翻訳版は、正式な仕様書を読むための参考としてください。 なお、相違が生じた場合は、正式な仕様書を優先してください。

Status of this document

The Japanese version of this document is the formal specification. A customer may use this translation only for a reference to help reading the formal version. If there are any differences in translation version of this document, formal version takes priority.

使用上の注意

医用コンスタ 応用回路例は推奨すべきものと確信しておりますが、ご使用にあたっては更に特性のご確認を十分に願います。 外付回路定数を変更してご使用になる時は、静特性のみならず過渡特性も含め外付部品及び当社ICのバラツキ等を考慮して十分なマージンを見て決定してく

また、特許権に関しましては当社では十分な確認は出来ておりませんので御了承ください。

本製品は、一般的な電子機器への使用を意図しています。 極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命に関わるような機器・装置へのご使用を検討される際は、事前に弊社営業窓口までご相談 買います。

本仕様に掲載しております応用回路等は製品の特性及び性能を引き出す上で正確かつ信頼できるものと確信しております。 ただしその使用に起因する回路上及び工業所有権に関する諸問題につきましては当社は一切その責任を負いません。

Application example The application circuit is recommended for use. Make sure to confirm the adequacy of the characteristics. When using the circuit with changes to the external circuit constants, make sure to leave an adequate margin for external components including static and transitional characteristics as well as dispersion of the IC. Note that ROHM cannot provide adequate confirmation of patents.

The product described in this specification is designed to be used with ordinary electronic equipment or devices (such as audio-visual equipment, The product described in this specification is designed to be used with originary electronic equipment or devices (such as audio-visual equipment, office-automation equipment, communications devices, electronic toys). Should you intend to use this product with equipment or devices which require an extremely high level of reliability and the malfunction of which would directly endanger human life (such as medical instruments, transportation equipment, aerospace machinery, nuclear-reactor controllers, fuel controllers and other safety devices, please be sure to consult with our sales representative in advance.

ROHM assumes no responsibility for use of any circuits described herein, conveys no license under any patent or other right, and makes no representations that the circuits are free from patent infringement.



### 〇絶対最大定格(Absolute Maximum Ratings)(Ta=25°C)

項目(Item)	記号(Symbol)	定格(Rating)	単位(Unit)
正電源電圧(Positive power supply)	Vcc	+7.75 💥1	V
負電源電圧(Negative power supply)	Vee	-7.75 💥1	V
許容損失(Power dissipation)	Pd	1750 ※2	mW
入力電圧範囲(Input voltage)	Vin	Vee-0.2 ~ Vcc+0.2	V
動作温度範囲(Operating temperature)	Topr	$-40 \sim +85$	°C
保存温度範囲(Storage temperature)	Tastg	$-55 \sim +125$	°C

※1:GND を基準として、印加できる最大電圧。(Based on GND, the maximum voltage which can impress.) ※2:Ta>25℃では、17.5mW/℃で軽減。ローム標準基板(サイズ: 70mm × 70mm × 1.6mm)装着時。

(This value decreases 17.5mW/°C for Ta=25°C or more. A standard board, 70×70×1.6 mm, shall be mounted.) ※3:動作電圧範囲内であれば、動作温度範囲内で一応の回路機能動作が保証されています。

許容損失の条件も温度と関連しますのでご注意下さい。

また、この範囲内の電気的特性で定められている条件以外では、その電気的特性の規格値を保証できませんが、本来の機能は維持しています。

(If it within operation voltage range, circuit function operation is guaranteed within operation temp.

It corralled to conditions of power dissipation to temp.

Please watch out except condition stipulated by electrical characteristics within the range, It cannot guarantee standard value of electrical characteristics. But it retains original function.)

O動作条件 (Operating Condition) (Ta=25°C)

項目(Item)	記号(Symbol)	範囲(Range)	単位(Unit)
正電源電圧(Positive power supply)	Vcc	+6.5 ~ +7.5 💥 4	V
負電源電圧(Negative power supply)	Vee	-6.5 ~ -7.5 💥 4	V
※4:GNDを基準。(Based on GND.)			

※5:動作温度範囲内であれば動作電圧範囲で基本の回路機能動作が保証されていますが、ご使用の際には よくご確認上、定数と素子の設定、電圧設定、温度設定をお願いします。

また、この範囲内の電気的特性で定められている条件以外では、その電気的特性の規格値を保証できませんが、本来の機能は維持しています。

(Within operation temp range, basic circuit function Operation is guaranteed within operation voltage range. But please confirm set up of constant and element, voltage set up and temp set up on use.

Please watch out except condition stipulated by electrical characteristics within the range, It cannot guarantee standard value of electrical characteristics. But it retains original function.)



〇外形寸法図•標印図 (Outline Dimension): SQFP-T80C (Unit: mm)




Fig-1 外形寸法図(Outline Dimension)




Fig-2 ブロック図 (Block Diagram)



〇端丁武明	(Description of	r terminal)	_		
端子番号	端子名	端子説明	端子番号	端子名	端子説明
(Terminal	(Terminal		(Terminal	(Terminal	
Number)	Name)	(Description of terminal)	Number)	Name)	(Description of terminal)
		未接続端子			アナロググランド端子
1	N.C.	Non-connected	21	GND	Analog ground terminal
		SW2ch 出力端子			未接続端子
2	OUTSW2	SW2ch Output terminal	22	N.C.	不按帧编丁 Non−connected
3	оитс	Cch 出力端子	23	SW2IN	SW2ch 用入力端子
		Cch Output terminal			Input terminal for SW2ch
4	OUTSW1	SW1ch 出力端子	24	CIN1	Cch DSP 用入力端子
4	001301	SW1ch Output terminal	24	CINT	Cch input terminal for DSP
_		SLch 出力端子			SWch DSP 用入力端子
5	OUTSL	SLch Output termina	25	SWIN1	SWch input terminal for DSP
		SRch 出力端子			SLch DSP 用入力端子
6	OUTSR		26	SLIN1	
		SRch Output terminal	-		SLch input terminal for DSP
7	OUTFL	FLch 出力端子	27	SRIN1	SRch DSP 用入力端子
		FLch Output terminal			SRch input terminal for DSP
8	OUTFR	FRch 出力端子	28	FLIN1	FLch DSP 用入力端子
0	OUTER	FRch Output terminal	20	FLINT	FLch input terminal for DSP
		負電源端子			FRch DSP 用入力端子
9	VEE	Negative power supply terminal	29	FRIN1	FRch input terminal for DSP
		クロック入力端子			アナロググランド端子
10	CL	Clock input terminal	30	GND	
		·····			Analog ground terminal
11	DA	「データラッチ入力端子	31	ADCL	Lch ADC 用出力端子
		Data and latch input terminal			Lch output terminal to ADC
12	DGND	デジタルグランド端子	32	ADCR	Rch ADC 用出力端子
12	DUND	Digital ground terminal	52	ADOR	Rch output terminal to ADC
10		正電源端子			アナロググランド端子
13	VCC	Positive power supply terminal	33	GND	Analog ground terminal
			<u> </u>		Rch SUB1 出力端子
14	TNF1	TNF1 terminal (NF)	34	SUB1R	Rch SUB1 Output terminal
· · ·					
15	BNF1	BNF1 端子(NF)	35	SUB1L	Lch SUB1 出力端子
	ļ	BNF1 terminal (NF)			Lch SUB1 Output terminal
16	BOUT1	BOUT1 端子(OUT)	36	GND	アナロググランド端子
10	Boott	BOUT1 terminal (OUT)	50	GIND	Analog ground terminal
17	DOUTO	BOUT2 端子(OUT)	07	IN DA	Rch 入力端子 1
17	BOUT2	BOUT2 terminal (OUT)	37	INR1	Rch input terminal 1
		BNF2 端子(NF)			Lch 入力端子 1
18	BNF2	BNF2 terminal (NF)	38	INL1	Lch input termina 1
	<u> </u>				
19	TNF2	TNF2 端子(NF)	39	INR2	Rch 入力端子 2
		TNF2 terminal (NF)			Rch input terminal 2
20	GND	アナロググランド端子	40	INL2	Lch 入力端子 2
		Analog ground terminal		111122	Lch input terminal 2

〇端子説明 (Description of terminal)



	(Description of	terminal)			<b>1</b>
端子番号	端子名	端子説明	端子番号	端子名	端子説明
(Terminal	(Terminal	(Description of terminal)	(Terminal Number)	(Terminal Name)	(Description of terminal)
Number)	Name)		Number)	Name)	
41	INR3	Rch 入力端子 3	61	GND	アナロググランド端子
		Rch input terminal 3			Analog ground terminal
42	INL3	Lch 入力端子 3	62	FRIN2	FRch DVD 用入力端子
42	INES	Lch input terminal 3	02	114142	FRch input terminal for DVD
40	IN DA	Rch 入力端子 4	63		FLch DVD 用入力端子
43	INR4	Rch input terminal 4	03	FLIN2	FLch input terminal for DVD
		 Lch 入力端子 4			SRch DVD 用入力端子
44	INL4	Lch input terminal 4	64	SRIN2	SRch input terminal for DVD
		Rch 入力端子 5	1		SLch DVD 用入力端子
45	INR5	Rch input terminal 5	65	SLIN2	SLch input terminal for DVD
		Lch 入力端子 5			SWch DVD 用入力端子
46	INL5	Lch input terminal 5	66	SWIN2	SWch input terminal for DVD
					· · · · · · · · · · · · · · · · · · ·
47	INR6	Rch 入力端子 6	67	CIN2	Cch DVD 用入力端子
		Rch input terminal 6			Cch input terminal for DVD
48	INL6	Lch 入力端子 6	68	RECR5	Rch REC 用出力端子
		Lch input terminal 6			Rch REC output terminal 5
49	INR7	Rch 入力端子 7		RECL5	Lch REC 用出力端子
49		Rch input terminal 7	69	RECES	Lch REC output terminal 5
		Lch 入力端子 7	70	0115	アナロググランド端子
50	INL7	Lch input terminal 7	70	GND	Analog ground terminal
		Rch 入力端子 8			Rch REC 用出力端子 1
51	INR8	Rch input terminal 8	71	RECR1	Rch REC output terminal 1
		Lch 入力端子 8			Lch REC 用出力端子 1
52	INL8	Lch input terminal 8	72	RECL1	Lch REC output terminal 1
					Rch REC 用出力端子 2
53	INR9	│ Rch 入力端子 9 │ Rah insut to main al 0	73	RECR2	
		Rch input terminal 9			Rch REC output terminal 2
54	INL9	Lch 入力端子 9	74	RECL2	Lch REC 用出力端子 2
		Lch input terminal 9			Lch REC output terminal 2
55	INR10	Rch 入力端子 10	75	RECR3	Rch REC 用出力端子 3
		Rch input terminal 10	13	NEOK3	Rch REC output terminal 3
<b>F</b> 0	1011 10	Lch 入力端子 10		DECLO	Lch REC 用出力端子 3
56	INL10	Lch input terminal 10	76	RECL3	Lch REC output terminal 3
		Rch 入力端子 11			Rch REC 用出力端子 4
57	INR11	Rch input terminal 11	77	RECR4	Rch REC output terminal 4
		Lch 入力端子 11		1	Lch REC 用出力端子 4
58	INL11	Lch input terminal 11	78	RECL4	Lch REC output terminal 4
	<u> </u>				
59	INR12	Rch 入力端子 12	79	GND	アナロググランド端子
		Rch input terminal 12	l	<b> </b>	Analog ground terminal
60	INL12	INI 12 Lch 入力端子 12		GND	アナロググランド端子
L		Lch input terminal 12	80		Analog ground terminal

〇端子説明 (Description of terminal)

〇電気的特性(Electrical characteristic)

(特に指定のない限り、Ta=25℃, Vcc=7V, Vee=-7V, f=1kHz, Vin=1Vrms, RL=10kΩ,

ステレオ入力セレクタ(MAIN)=IN1、モードセレクタ(FL, FRch)=MAIN、モードセレクタ(SW, C, SL, SRch)=MULTI1、

入力アッテネータ=0dB、入力ゲイン=0dB、ボリウム=0dB、トーン=Passとする。)

(Unless specified particularly, Ta=25°C, Vcc=7V, Vee=-7V, f=1kHz, Vin=1Vrms, RL=10k  $\Omega$ ,

Stereo input selector(MAIN)=IN1, Mode selector(FL, FRch)=MAIN, Mode selector(SW, C, SL, SRch)=MULTI1,


Input Att=0dB, Input gain=0dB, Volume=0dB, Tone=Pass.)

	記号	項目	規	格値(Lim	iit)	単位	測定条件			
	(Symbol)	(Parameter)	Min.	Typ.	Max.	(Unit)	(Conditions)			
	1-	正電源回路電流 Positive circuit current	-	30	60	mA	No signal			
	Iq	負電源回路電流 Negative circuit current	-60	-30	-					
	Gv	出力電圧利得 Output voltage gain	-1.5	0	1.5	dB	3~8pin output			
	СВ	チャンネル・バランス Channel balance	-0.5	0	0.5	dB	C channel reference, 3~8pin output			
	THD	全高調波歪率 Total harmonic distortion	-	0.0004	0.02	%	BW=400~30kHz 3~8pin output			
TOTAL	Vom	最大出力電圧 Maximum output voltage	3.8	4.2	-	Vrms	THD=1%, VOLUME=+10dB 3~8pin output			
	Vno	出力雑音電圧 Output noise voltage	-	1.5	10	μ Vrms	Rg=0Ω, BW=IHF−A 3∼8pin output			
	Vnor	残留雑音電圧 Residual output noise voltage	_	1	8	μ Vrms	Volume=Mute, Rg=0Ω, BW=IHF-A 1∼8pin output			
	СТ	チャンネル間クロストーク Cross-talk between channels	-	-105	-80	dB	Rg=0Ω, BW=IHF−A 7, 8pin output			
	CS	セレクタ間クロストーク Cross-talk between selectors	_	-105	-80	dB	Rg=0Ω, BW=IHF−A 7, 8pin output			
	Rin	入力インピーダンス Input impedance	32	47	62	kΩ	24~29, 37~60, 62~67 71~78pin input			
VOLUME	ATTmax	最大減衰量 Maximum attenuation	-	-115	-100	dB	Volume=Mute, BW=IHF-A			
REC OUT	THDR	全高調波歪率 Total harmonic distortion	-	0.0005	0.02	%	BW=400~30kHz, 68, 69, 71~78pin output			



〇制御信号仕様 (Specifications for Control Signal)

- (1) 制御信号のタイミング規定 (Timing of control signal)
  - ・データはクロック信号の立ち上がりで読み込みます。(Data is read at a rising edge of clock.)
  - ・ラッチはクロック信号の立ち下がりでかかり、直前の 16bit のデータが IC 内部に取り込まれます。
  - (Latch is read at a falling edge of clock. And Data on the latest 16bit are taken in the inside of this IC.) ・ラッチ後のクロック、データ信号は LOW で終了して下さい。(Be sure to set DA and CL to LOW after latching.)
    - <u>1byte=16bit</u>



項目	記号	規	格值(Limit	)	単位
(Parameter)	(Symbol)	Min.	Тур.	Max.	(Unit)
最小クロック幅(Clock width)	twc	1.0	-	1	µ sec
最小データ幅(Data width)	twd	1.0	-	-	µ sec
最小ラッチ幅(Latch width)	twl	1.0	1	-	µ sec
LOW ホールド幅(Low hold width)	twh	1.0	1	-	µ sec
データ・セットアップ時間(DATA→CLK) (Data setup time(DATA→CLK))	tsd	0.5	_	_	µ sec
データ・ホールド時間(CLK→DATA) (Data hold time(CLK→DATA))	thd	0.5	_		µ sec
ラッチ・セットアップ時間(CLK→LATCH) (Latch setup time(CLK→LATCH))	tsl	0.5	-	-	µ sec
ラッチ・ホールド時間(DATA→LATCH) (Latch hold time)	thl	0.5	_	_	μ sec
ラッチ・ロー・セットアップ時間 (Latch low setup time)	ts	0.5	-	_	µ sec
ラッチ・ロー・ホールド時間 (Latch low hold time)	th	0.5	-	_	μ sec

(2) 制御信号の電圧規定 (Voltage of control signal)

項目	条件		単位			
성묘 (Parameter)	(Condition)	Min.	Тур.	Max. (≦VCC)	(Unit)	
HIGH 入力電圧(High input voltage)	Vcc=+6.5~ +7.5V	2.3	-	5.5	v	
LOW 入力電圧(Low input voltage)	Vee=−6.5~ −7.5V	0	-	1.0	v	

(3) 制御データの基本構成 (Basic Structure of Control Data)

<u>←入力</u> 2	方向(In	put Dire	ection)									_			
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	Data								Select /	Address	;				



(4) 制御データ・テーブル (Table of Control Data)

Select Address No.	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
0		Input Selector (MAIN)							Rec 3	Rec 4	0	Rec 5	0	0	0	0
1		Inpu	t Selec	tor (SUB1)			0	0	0	0	0	0	0	0	0	1
2	Mode Select Mode Select Mode Select FL, FRch C, SWch SL, SRch						0	Mode Select SW2	0	A	DC AT	т	0	0	1	0
3	Volume channel Select						Vo	lume					0	0	1	1
4	TONE PASS	0	1	0	0	0	0			Bass			1	0	0	0
5	SWch Mixing	Front Phase	0	0	0	0	0			Treble			1	0	0	1
6					т	EST							1	0	1	0
7	0	A→B switch−tim <b>e</b>	0	B→A switch-time		ase ock	0	0	0	0	0	0	1	0	1	1
				BD3843FS	6 (6ch \$	Selecto	r IC)					•	*	1	0	0
	BD3841FS (9ch Selector IC)										*	1	0	1		
	BD3812F (2ch volume IC)											*	1	1	*	

・同ーシリアルラインで、BD3843FS(6ch selector IC), BD3841FS(9ch selector IC), BD3812F(2ch volume IC)を制御できます。 (Serial control lines can be shared with BD3843FS(6ch selector IC), BD3841FS(9ch selector IC) and BD3812F(2ch volume IC).)

・電源投入時毎に、全てのデータを初期設定してください。(Initialize all data at every turning on the power supply.)

-入力方向 Address No.0	L	Address No.2	L	Address No.3 FRch	L	Address No.3 FLch	L						
				$\rightarrow$		Address No.3 SRch	L	Address No.3 SLch	L	Address No.4	L	Address No.5	L

・電源投入後、2回目以降については変更したいデータのみを設定する事が可能です。
 (At the second time after turning on the power supply, eight any data to be changed.)

REV. B

	ct Address No.0																
Fur	nction & Setting	D15			D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	MUTE	0	0	0	0	0	0										
	IN1	0	0	0	0	0	1										
	IN2	0	0	0	0	1	0										
	IN3	0	0	0	0	1	1										
	IN4	0	0	0	1	0	0										
	IN5	0	0	0	1	0	1										
	IN6	0	0	0	1	1	0										
î	IN7	0	0	0	1	1	1										
(MAI	IN8	0	0	1	0	0	0										
Input Selector (MAIN)	IN9	0	0	1	0	0	1	Rec1									
Selec	IN10	0	0	1	0	1	0	Reci	Rec2								
ort S	IN11	0	0	1	0	1	1		Recz	<b>D</b> = = 2							
μ	IN12	0	0	1	1	0	0			Rec3							
	IN13	0	0	1	1	0	1				Rec4						
	IN14	0	0	1	1	1	0						Rec5				
	IN15	0	0	1	1	1	1					0		0	0	0	0
	IN16	0	1	0	0	0	0										
		0	1	0	0	0	1										
	禁止 (Prohibition)	:	:	:	:	:	:										
	(Frombluon)	· 1	1	· 1	· · · · · · · · · · · · · · · · · · ·	•	1										
	OFF			L -				0									
Rec1	ON							1									
~	OFF							•	0								
Rec2	ON								1								
	OFF		,		-1					0							
Rec3	ON		1	Input S (M/	electo AIN)	r				1							
	OFF							Rec1		-							
Rec4	OFF								Rec2		0						
$\vdash$										Rec3	1						
Rec5	OFF										Rec4		0				
Ľ	ON				_								1				

: Initial condition

	HM																11/3
Fur	nction & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	MUTE	0	0	0	0	0	0										
	IN1	0	0	0	0	0	1										
	IN2	0	0	0	0	1	0										
	IN3	0	0	0	0	1	1										
	IN4	0	0	0	1	0	0										
	IN5	0	0	0	1	0	1										
	IN6	0	0	0	1	1	0										
Ē	IN7	0	0	0	1	1	1										
Su/	IN8	0	0	1	0	0	0										
Selector (Sub1)	IN9	0	0	1	0	0	1								_		
lec	IN10	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	1
Š	IN11	0	0	1	0	1	1										
Input	IN12	0	0	1	1	0	0	]									
-	IN13	0	0	1	1	0	1	]									
	IN14	0	0	1	1	1	0	]									
	IN15	0	0	1	1	1	1										
	IN16	0	1	0	0	0	0	]									
		0	1	0	0	0	1	]									
	禁止 (Prohibition)	:	÷	÷	÷	÷	÷	]									
		1	1	1	1	1	1	1									

. **.** .

Select A	ddress No.2 ᆱ	殳定表	(Sele	ct Add			tting Ta	able)						_			
Functi	on & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
ţ	MUTE	0	0			1											
Rch	MAIN	0	1		ode ector												
Mode Selector FL, FRch	MULTI1	1	0		Wch												
Ň	MULTI2	1	1				ode										
or	MUTE			0	0		ector SRch										
Mode Selector C, SW1ch	禁止 (Prohibition)			0	1				Mode Selector								
c, g	MULTI1			1	0				SW2ch					1			
ž	MULTI2			1	1						AD	OC / A	TT				
Ŀ	MUTE					0	0										
Mode Selector SL, SRch	禁止 (Prohibition)					0	1										
SĽ	MULTI1					1	0										
ž	MULTI2					1	1	0		0				0	0	1	0
Mode Selector SW2ch	MUTE		ode ector						0								
Mode Selector SW2ch	MULTI1		FRch	M	ode				1								
	MUTE				ector						0	0	0				
	0dB	1		C, S	SWch						0	0	1				
	-6dB	1					ode ector				0	1	0				
Ę	-6.5dB	1					SRch		Mode		0	1	1	1			
ADC ATT	-7.5dB	1							Selector SW2ch		1	0	0	1			
<b>F</b>	-9dB	1							Sw2cn		1	0	1	1			
	-12dB										1	1	0	1			
	禁止 (Prohibition)	1									1	1	1	1			

: Initial condition

E

	Address No.3 設																
Funct	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
1	FR	0	0	0													
ect	FL	0	0	1													
Sel	SW1	0	1	0													
nel	C	0	1	1													
har	SR	1	0	0				V	olume								
ue d	SL	1	0	1													
Volume channel Select	SW2	1	1	0													
>	禁止	1	1	1													
	(Prohibition)																
	MUTE					1	1	1	1	1	1	1	1				
	禁止					1	1	1	1	1	1	1	0				
	(Prohibition)							•••			•	:	:				
						0	1	0	0	0	0	0	1				
	+32.0dB					0	1	0	0	0	0	0	0				
	+31.5dB				1	0	0	1	1	1	1	1	1				
	+31.0dB					0	0	1	1	1	1	1	0				
	:					•••	:	•	:	:	:	:	:				
	+1.0dB					0	0	0	0	0	0	1	0				
1	+0.5dB					0	0	0	0	0	0	0	1				
	禁止 (Prohibition)					0	0	0	0	0	0	0	0				
	0dB					0	0	0	0	0	0	0	0	0	0	1	1
	-0.5dB					0	0	0	0	0	0	0	1	1			
	÷					:	:	:	:	:	÷	÷	:	1			
	-31.0dB					0	0	1	1	1	1	1	0				
a me	-31.5dB		Volum Channe			0	0	1	1	1	1	1	1				
Volume	-32.0dB		Select			0	1	0	0	0	0	0	0				
	:					:	:	:	÷	1	÷	÷	÷				
	-63.0dB					0	1	1	1	1	1	1	0	1			
1	-63.5dB					0	1	1	1	1	1	1	1				
	-64.0dB					1	0	0	0	0	0	0	0				
	:				0	÷	1	:	:	:	÷	:	:				
	-79.0dB	ĺ				1	0	0	1	1	. 1	1	0				
1	-79.5dB					1	0	0	1	1	1	1	1				
	-80.0dB					1	0	1	0	0	0	0	0				
	:					:	:	:	:	:	:	:					
	-94.0dB					· 1	· 0	. 1	1	1	1	0	:				
	-94.0dB					1	0	1					0				
	-94.5dB -95.0dB						0	1	1	1	1	0	1				
1						1			1	1	1	1	0				
1	禁止					1	0	1	1		1	1	1				
	(Prohibition)	1									:		:				
						1	1	1	1	1	1	1	1				

Select /	Address No.4 設	定表(	Select	: Addre	ess No.	4 Setti	ng Tab	le)									
Func	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
TONE PASS	PASS	0									Bass						
D⊤ DA	TONE ON	1									2000						
Bass	禁止 (Prohibition) +10dB +9dB 	TONE PASS		1	0	0	0	0	0	1 1 1 0 0 0 0 0 0 0 1 1 1 1 1	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 1 1 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1	1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1	1	0	0	0
										1	1	1	1				

Select Address No.4 設定表(Select Address No.4 Setting Table)

Select A	ddress No.5 設	定表(	Select	Addre	ss No.	5 Setti	ng Tab	le)									
	ion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0_
SWch Mixing	OFF	0	Front														
SW Mix	ON	1	Phase								Treble						
Front Phase	<i>θ</i> :0°	0	0														
Ρμα	θ:180°		1														
	禁止									1	1	1	1				
	(Prohibition)									<u> </u>	:	:	:				
i .										1	0	1	1				
	+10dB				1		Ì			1	0	1	0				
	-9dB								1	1	0	0	1				
	:									:	:	:	:				
	+2dB			0	0	0	0	0		0	0	1	0	1	0	0	1
	+1dB	OW-L		Ŭ	ľ	ľ	ľ	ľ		0	0	0	1		Ŭ	ľ	
Treble	禁止 (Prohibition)	SWch Mixing	Front Phase							0	0	0	0				
۴.	0dB		Phase							0	0	0	0				
	-1dB	1								0	0	0	1	1			
	:									1	:	1	:	1			
	-9dB	1								1	0	0	1	1			
	-10dB	1							0	1	0	1	0	1			
		1								1	0	1	1	1			
	禁止									1	÷		1:	1			
	(Prohibition)									1	1		1				
										l '							

## rohm

### Select Address No.7 設定表(Select Address No.7 Setting Table)

		~~~															-
Funct	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
time	11msec		0	0													
<b>₽</b> 1/20	5msec	0	0	1	0	B-		Ba	se	0	0	0	0	1	0	1	1
itchir	7msec		1	0		switchiı	ng-time	clo	ock			v	Ŭ		v		'
swite	15msec		1	1													

### Select Address No.7 設定表(Select Address No.7 Setting Table)

Funct	ion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
time	11msec					0	0										
	5msec	0	A	.→B	0	0	1	Ba	se	0	0	0	0	1	0	1	1
B→/ switching	7msec	ľ	switch	ning-time		1	0	clo	ck	v	Ŭ	v	U			•	•
NS NS	15msec					1	1										

### Select Address No.7 設定表(Select Address No.7 Setting Table)

Funct	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	×1							0	0								
clock*1	× 1/2		۸	→B			→A	1	0								
	× 1/4	0	switchi		0	в- switchi		0	1	0	0	0	0	1	0	1	1
Base	禁止 (Prohibition)							1	1								

%1). Base clock is able to change Internal Oscillator Frequency. For example, when Base clock select ×1/2, A->B and B->A switching time is to be two times.(ex. 11msec->22msec)



### 〇端子等価回路および説明(Terminal Equivalent Circuit and Description)

端子番号 Terminal No.	端子名 Terminal Name	端子電圧 Terminal Voltage	Equivalent Circuit and Description) 等価回路 Equivalent Circuit	端 <del>了</del> 説明 Terminal Description
1 22	N.C.	_	_	未接続端子です。 Non−Connected terminals.
2 3 4 5 6 7 8	OUTSW2 OUTC OUTSW1 OUTSL OUTSR OUTFL OUTFR	0		アナログマルチ音声信号出力用 端子です。 Output terminal s for analog multi sound signal.
9 13	VEE VCC	-7 +7		正電源端子、負電源端子です。 Positive power supply terminal and Negative power supply terminal.
10 11	CL DA	_		クロック、データ入力端子です。 Input terminals for a clock and data.
12	DGND	0		デジタルグランド端子です。 Digital ground terminal.

17/24



端子番号 Terminal No.	端子名 Terminal Name	端子電圧 Terminal Voltage	等価回路 Equivalent Circuit	端子説明 Terminal Description
14 15 18 19	TNF1 BNF1 BNF2 TNF2	0		イコライザの周波数特性とゲイン設定用 端子です。 Terminal for setting equalizer frequency gain.
16 17	BOUT1 BOUT2	0		イコライザの周波数特性と ゲイン設定用端子です。 Terminal for setting equalizer frequency and gain.
20 21 30 33 36 61 70 79 80	AGND	0		アナロググランド端子です。 Analog ground terminals.
23 24 25 26 27 28 29	SW2IN CIN1 SWIN1 SLIN SRIN FLIN FRIN	0		アナログマルチ 1 音声信号入力用 端子です。 入力インピーダンスは、47kΩ(Typ.) です。 Input terminals for an analog multi1 sound signal. Input impedance is 47kΩ(Typ.).
31 32 34 35	ADCL ADCR SUB1R SUB1L	0		ADC 用、サブ用のステレオ音声出力 端子です。 Stereo sound signal output terminals for ADC, SUB.




端子番号	端子名	端子電圧	等価回路	端子説明
Terminal No.	Terminal Name	Terminal Voltage	Equivalent Circuit	Terminal Description
37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60	INR1 INL1 INR2 INL2 INR3 INL3 INL4 INR5 INL5 INL5 INL5 INL6 INL6 INR7 INL7 INR8 INL9 INL9 INL9 INL9 INL9 INL10 INL10 INR11 INR12 INL12	0		ステレオ音声信号入力用端子です。 入力インピーダンスは、47kΩ(Typ.) です。 Input terminals for stereo sound signal. Input impedance is 47kΩ(Typ.).
62 63 64 65 66 67	FRIN2 (INR13) FLIN2 (INL13) SRIN2 (INR14) SLIN2 (INL14) SWIN2 (INR15) CIN2 (INL15)	0		アナログマルチ 2 音声信号入力、 ステレオ音声信号入力用端子です。 入力インピーダンスは、47K Ω(Typ.) です。 Input terminal for an analog multi2 sound signal and a stereo sound signal. Input impedance is 47k Ω(Typ.).
68 69	RECR5 (INR16) RECL5 (INL16)	0		ステレオ音声信号入力、 REC 用ステレオ音声信号出力端子です。 REC OFF 時の入力インピーダンスは 47kΩ(Typ.)です。 Input terminal for a stereo sound signal, and output terminal for recording stereo sound signal. Input impedance is 47kΩ(Typ.) when setting REC OFF.



端子番号 Terminal No.	端子名 Terminal Name	端子電圧 Terminal Voltage	等価回路 Equivalent Circuit	端子説明 Terminal Description
71 72 73 74 75 76 77 78	RECR1 RECL1 RECR2 RECL2 RECR3 RECL3 RECL4	0		REC 用ステレオ音声信号出力端子です。 REC OFF 時の出力インピーダンスは 47kΩ(Typ.)です。 Output terminals for recording stereo sound signal. Output impedance is 47kΩ(Typ.) when setting REC OFF.



### 〇応用回路図 (Application Circuit Diagram)



### <u>配線上の注意</u>

① GND は太く基準GNDから取って下さい。

② CL、DA の配線パターンはアナログ部の配線パターンから離して、クロストークしないようにして下さい。

③CL、DAの配線パターンは、なるべく平行に引かないで下さい。隣接する時はシールドするようにして下さい。

④入力セレクタの入力端子の配線パターンはクロストークに注意して下さい。 配線間をシールドすることを推奨致します。

⑤電源のデカップリングコンデンサは、VCC,GND,VEEに対して、出来るだけ最短距離で接続してください。

### Notes on wiring

1 GND shall be wired from reference point and thicken.

2 Wiring pattern of CL and DA shall be away from that of analog unit and cross-talk shall not be acceptable.


③ Lines of CL and DA of shall not be parallel if possible. The lines shall be shielded, if they are adjacent to each other.

④ Please pay attention the wiring pattern of the input terminal of the input selector to the cross talk. Recommend that wiring period is shielded.

⑤ Please connect the decoupling capacitor of a power supply in the shortest distance as much as possible to VCC and GND, VEE.



### Oバス・フィルタの定数設定(Constant set-up of bass filter)



$$f_0 = \frac{1}{2\pi\sqrt{R1(R2+R3)C1C2}}(HZ)$$
$$Q \cong \frac{1}{C1+C2}\sqrt{\frac{C1C2R2}{R1}}$$


C1=C2 の場合 When C1=C2

$$G = 20\log \frac{\frac{R2 + R3}{R1} + 2}{\frac{R3}{R1} + 2} (dB)$$


R2、R3の標準値(参考) (Standard value of R2 and R3 (reference)) (R1=6.8KΩ, C1=C2)

ブースト量 カット量	抵抗(kΩ) Resistance(kΩ) ※typ	
Boost, Cut amount	R2	R3
0dB	0	37.3
±1dB	5.5	31.7
±2dB	10.5	26.8
±3dB	14.9	22.4
±4dB	18.8	18.5
±5dB	22.3	15.0
±6dB	25.4	11.9
±7dB	28.1	9.1
±8dB	30.6	6.6
±9dB	32.8	4.4
$\pm 10$ dB	34.8	2.5

※実際のブースト・カット量は若干ずれることがあります。 Actual boost and cut amount is differ somewhat.







$$fc = \frac{1}{2 \pi R2C}$$
(Hz)


$$G = 20\log \frac{R1+R2+Zc}{R2+Zc} \quad (dB)$$

$$Z_{C} = \frac{1}{j\omega C} (\Omega)$$

R1、R2の標準値(参考) (Standard value of R1, R2 (reference))

ブースト量 カット量	抵抗(kΩ) Resistance(kΩ) ※typ	
Boost, Cut Amount	R1	R2
0dB	0	41.5
±1dB	5.6	36.9
±2dB	8.7	32.8
±3dB	12.3	29.2
±4dB	15.6	25.9
±5dB	18.5	23.0
±6dB	21.1	20.4
±7dB	23.5	18.0
±8dB	25.6	15.9
±9dB	27.5	14.0
±10dB	29.2	12.3

※実際のブースト・カット量は若干ずれることがあります。 Actual boost and cut amount is differ somewhat.





### 〇使用上の注意 (Note on use)

### (1)絶対最大定格について (Absolute maximum ratings)

印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、LSI が破壊することがあります。絶対最大定格を超え る電圧及び温度を印加しないでください。絶対最大定格を超えるような事が考えられる場合には、ヒューズなどの物理的 な安全対策を実施して頂き、LSI に絶対最大定格を超える条件が印加されないようご検討ください。

If applied voltage, operating temperature range, or other absolute maximum ratings are exceeded, the LSI may be damaged. Do not apply voltages or temperatures that exceed the absolute maximum ratings. If you think of a case in which absolute maximum ratings are exceeded, enforce fuses or other physical safety measures and investigate how not to apply the conditions under which absolute maximum ratings are exceeded to the LSI.

### (2)Vee 電位について (Vee potential)

Vee 端子の電圧はいかなる動作状態においても、最低電圧になるようにしてください。過渡現象を含めて、各端子電圧が Vee 端子よりも低い電圧になっていないことを実際にご確認下さい。

Make the Vee pin voltage such that it is the lowest voltage even when operating below it. Actually confirm that the voltage of each pin does not become a lower voltage than the Vee pin, including transient phenomena.

### (3)熱設計について (Thermal design)

実使用状態での許容損失を考慮して、十分なマージンを持った熱設計を行ってください。

Perform thermal design in which there are adequate margins by taking into account the allowable power dissipation in actual states of use.

(4)端子間ショートと誤実装について (Shorts between pins and misinstallation)

LSI を基板に実装する時には、LSI の方向や位置ずれに十分注意してください。誤って実装し通電した場合、LSI を破壊することがあります。また、LSIの端子間や端子と電源間、端子とGND間に異物が入るなどしてショートした場合についても破壊することがあります。

When mounting the LSI on a board, pay adequate attention to orientation and placement discrepancies of the LSI. If it is misinstalled and the power is turned on, the LSI may be damaged. It also may be damaged if it is shorted by a foreign substance coming between pins of the LSI or between a pin and a power supply or a pin and a GND.

### (5) 強電磁界内での動作について(Operation in strong magnetic fields)

強電磁界内での使用は、誤動作をする可能性がありますので十分ご評価ください。

Adequately evaluate use in a strong magnetic field, since there is a possibility of malfunction.

(6)動作電圧範囲及び動作温度範囲について(About Operating Voltage Range and Operating Temperature Range) 回路機能動作に対しては、動作電圧範囲及び動作温度範囲内で保証しています。ただし、電気的特性の規格値はその電 気的特性の規定条件での保証となります。したがいまして、IC の特性変動を十分考慮のうえ、セット設計をしてください。 The circuit functional operations are guaranteed within the Operating Voltage Range and Operating Temperature Range. The standard values of electrical characteristics, however, are guaranteed under the specific conditions. Accordingly, careful consideration of the IC characteristic variations is required to design a set of circuit.

### (7) 電源 ON/OFF 時について (About power ON/OFF)

①電源 ON/OFF 時はショック音が発生しますので、セット上にて MUTE をかけてください。

At power ON/OFF, a shock sound will be generated and, therefore, use MUTE on the set.

②電源の立ち上げ時は、VEEとVCCを同時に立ち上げるか、VEE 側を早く立ち上げてください。

VCC 側を先に立ち上げますと VCC-VEE 間に過大な電流が流れます。


When turning on power supplies, VEE and VCC should be powered on simultaneously or VEE first; then followed by VCC. If the VCC side is started up first, an excessive current may pass VCC through VEE.

```
(8)シリアルコントロールについて (About serial control)
```

CL 端子、DA 端子はアナログ信号系のラインへ干渉しないように配線及びパターン配線してください。 For the CL and DA terminals, the patterned and other wirings should be routed not to cause interference with the analog-signal-related lines.

### (9)ファンクション切り替えについて (About function switching)

入力セレクタ、モードセレクタ、入力ゲイン等を切り替える時はボリウムにて MUTE をかけてください。 When switching Input Selector, Mode selector or Input Gain, use MUTE on Volume.



• Products listed in this document are no antiradiation design.

The products listed in this document are designed to be used with ordinary electronic equipment or devices (such as audio visual equipment, office-automation equipment, communications devices, electrical appliances and electronic toys).

Should you intend to use these products with equipment or devices which require an extremely high level of reliability and the malfunction of which would directly endanger human life (such as medical instruments, transportation equipment, aerospace machinery, nuclear-reactor controllers, fuel controllers and other safety devices), please be sure to consult with our sales representative in advance.

It is our top priority to supply products with the utmost quality and reliability. However, there is always a chance of failure due to unexpected factors. Therefore, please take into account the derating characteristics and allow for sufficient safety features, such as extra margin, anti-flammability, and fail-safe measures when designing in order to prevent possible accidents that may result in bodily harm or fire caused by component failure. ROHM cannot be held responsible for any damages arising from the use of the products under conditions out of the range of the specifications or due to non-compliance with the NOTES specified in this catalog.

Thank you for your accessing to ROHM product informations. More detail product informations and catalogs are available, please contact your nearest sales office.

## **ROHM** Customer Support System

THE AMERICAS / EUPOPE / ASIA / JAPAN

### www.rohm.com

Contact us : webmaster@rohm.co.jp

Copyright © 2007 ROHM CO., LTD. ROHM CO., LTD. 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto 615-8585, Japan TEL:+81-75-311-2121 FAX:+81-75-315-0172

ROHM

Appendix1-Rev2.0