# SANYO

### 三洋半導体ニューズ

No. 2401B

開発ニューズ No※2401A とさしかえてください。

魲

## LC7880, 7880Mーディジタルオーディオ用 16ビット D/A変換器

- LC7880: DLS- DACは、ディジタル・オーディオ用 16ビット C MOS D A 変換器器 抵抗プトリング、PWM (パルス幅変調)、レベル・シフトを併用したダイナミック・レベル・シフト変換方式を選いでいる。

特長 ・21 S コンプリヌントコード対応。

- ・2チャネル分のD/A変換器内蔵,
- · CH1, CH2 同和出力可能,
- ・最大変換周波数: 88,2 kHz (オーバ・サンプリング対応)。
- ・CD用DSP/LS1、しC7860(当社製)と 直接インタフェイを可能
- ・ディグリッチ回路不要。
- ・Siゲート C MOS プロセス (低消費電力)。
- ・5 V単一電源、

絕对最大定格/Ta=25	C. Vss=Ov
最大電源電圧	V DD max
人力電圧	VIN
出力電圧	Vout
動作制風温度	Topg
保存制囲温度	Tstg


-0.3~7.0 V -0.3~V06+0.3 V -0.3~V06+0.3 V -30~+75 C -40~+125 C


unit

#### 許容動作範囲/Ta=25で

電源電圧	V D D
基準"H"してル電圧	V g <b>é</b> ∮H
基準"し"して6電圧	V ref∟
大力"H″レヘル電圧』	∕У≀н 🥻
- 人力"し"レベル電展。	/V 1 L //
動作周囲温度//	Торд

unit	III CI X	CZP	#9 1 []
V	5.5	5.0	4.5
V	VDD		Vob-0.5
V	0.5		0
V	00+0.3	Vο	2.2
٧	0.8		-0.3
$\mathcal{C}$	+75		-30






※これらの仕様は、改良などのため変更することがあります。

〒370-05 群馬県大泉町坂田180


三洋電機株式会社 半導体 丁業本部




		<i> </i>
ピン番号	名称》	/ 嫌能・動作の説明
1	CH10U7//	СЖ10UT出力端子(Lg <sup>*</sup> 7860対応時 R-ch出力)
2	Vref4/	基準電圧"H"入力端子
3	NC/	NO CONNECTION
4	V 50	電源電圧端子 /+5v
	// "	が- F20ッ22人力端子。
5 /	HCLK2	IF=**L~L/Bの時 WCLK2の立下りを使い ディジタルオ・ディオデータのCH1デ
Harding and the state of the st		プラッチずる内部信号を作っている。
	~р	IF= #Aプレベルの時は WCLK2を"L"レベルにする必要がある。
A RANGE		LRダロック人力端子.
- / / <b>/</b>	<b>.</b>	太力ティジタルオーティオデータの CH1,CH2を示す。
// 6	LRCK	<b>/しゃck="H"レベルの時 CH1</b>
		√LRCK=*L~レベルの時 CH2
		「に対応する。
	<b>**</b> 77	ワートクロック入力端子。
	P# //	IF="L"bベルの時 WCLK1の立下りを使い ディジタルオーディオデータのCH2デ
7	₩ÇLK1	- タをラッチする内部信号を作っている。
Alitable and the state of the s		IF="H"レベルの時は WCLK1の立下りを使い CH1, CH2両チャネルのデータ
All Sales Sa		をラッチする内部信号を作っている。
A. C.		ティジタルオーディオティタ人力端子。
8	DATA	IF="L"レベルの時 LSB側からピットシリアルで入力される。
		IF="H"レベルの時 MSB側からビットシリアルで入力される。
		ピットクロック端子。
9	BCLK	ディジタルオーティオデータをビットシリアルにLSI内部に読み込むためのクロック お
		よび PWMDACのクロックである.

前ページから続く。

ピン番号	名称	機能・動作の説明
10	Voo	電源電圧端子。 +5V
11	TSTOUT	テスト用出力端子。
		通常は ォーアンにしておく.
12	тѕт1	₹スト用入力端子。
13	T\$T2	通常は GNOに接続する.
		インタフェイス切替え端子.
14	I F	ディジタルオーディオデータの入力形式が
		IF="L"レベルの時 LSBファースト,
		IF="H"レベルの時 MSBファースト になる。
15	GND	GND端子。
16	VrefL	基準電圧"上"入力端子.
17	GND	GND端子。
18	N C	NO CONNECTION
19		
20	CH2OUT	CH20UT出力端子(LC786D对応時/L-gh出力)





#### 動作説明

(1)ディジタルオーディオデータの呼び込み

ディジタルオーディオデータは 16ピットのシリアル信号で 2の補数形式(2's コンプリメント)である。 LC7880は ディジタルオーディオデータのMSBファースト、 LSBファーストの2形式に対応し その切替えは IF端子によって行なわれる。 DATA端子より入力されたデータは CH1,CH2独立に内蔵している2つのD/A変換回路ので出し、atch、CH2 Latchに時分割に入力される。

①LSBファースト対応時(IF="L"レベル) タイミングチャート1参照

ディジタルオーディオデータは LSBからピットクロック(BCLK)の立下的に同期して のATA域でより SIROUジスタにと り込まれる(データの変化はBCLKの立上りである)。 CH1のデータは ワードクロックZ(WCLKZ)の立下がを利用 して CH1 Latchにとり込まれる(この時 LRCKは "H"レベルにする必要がある)。 CH2のデータは ワードクロック1(WCLK1)の立下りを利用して CH2 Latchにとり込まれる(この時 LRCKは "L"もかにする必要がある)。

②MSBファースト対応時(エト="H″レベル) タイミングチャート2参照

ティジタルオーティオデータは MSBからBCLKの立上りに同期して DATA端子よりS.POしが変にとり込まれる(チータの変化は BCLKの立下りである). WCLK1の立下りを利用して データはEatebにとり込まれる。 データ の割りあては LRCKが"L"してルの時 CH2のデータが CH2 Latebにどり込まれ LRCKが"H"してルの時 CH1のデータが CH1 Lateb にとり込まれる。

(2)変換動作(図1参照)

LC7880は CH1, CH2それぞれ独立に D/A変換の数を対義している。 その変換方式はどちらも同じで抵抗ストリングによるD/A変換(R-String DAC), PWMではDX幅変調)によるD/A変換(PWM DAC), UYルシフトによるD/A変換(Level Shift DAC)を併用したダイナミック。DYNシフト変換方式を用いている。

16ビットのディジタルオーディオデーダ(』15~DD)は Latch後/

上位 8ピットのアータ(D15プ08)は R-String OAC人

中位 4ピットのチ-タ(カマーD4)は PWW DACへ

下位 4ピットのアーダ(63~00)は Level Sがばt DACへ

入力される。

DATA端子より時分割で入力されたCH1,CH2のディジタルオーディオデータは D/A変換後 CH10UT端子,CH20UT端子より同様で出力される。

OR-Stripg/DAC

256 (#2) 個の単位機抗: Rを直列接続させ その両端に印加された電位を256等分に分圧する8ビットD/A変換回路である。 上位8ビットの#2 (#2) の値に応じて分圧された電位の中の隣接2電位 #2 (#2) の値に応じて分圧された電位の中の隣接2電位 #2 (#2) の値に応じて分圧された電位の中の隣接2電位 #2 (#2) の #3 (#2) の #3 (#3) の #4 (#2) の #4 (#4) の #4

どの様

- V2∗V1≥∢Vμ-VL)/256 となる.

@PWM BAC

R-String Data り出力された V2, V1の2電位の間を PWM(NWA幅変調)により16分割する4ビットのD/ A変換回路である。 中位4ビットのデ-タ(D7~D4)の値に応じて V2, V1のいずれか一方の電位をCH2OUT 端子(CH1OUT端子)に出力する。 PWMのクロックは BCLKを用いており 変換周波数とBCLKの周波数との 関係は 次マージの表1のようになる。

表1 変換周波数とBCLKの周波数


IF端子	変換周波数	BCLKの周波数
"∟″レベル	44.1kHz	2.1609MHz
<b>"</b> 上"レベル	88.2kHz	4.3218MHz
"ዘግሁጥル	44.1kHz	2.1168MHz
"ዘግレኘル	88.2kHz	4.2336MHz

- 注1. PWMは 1回の変換周期に3サイクル行なう。
- 注2. IF端子=\*L\*レベルの時は 1回の変換周期中1クロック期間 は Hi-Zとなる.


#### @Level Shift DAC

可変抵抗VRH, VRLを R-String DACの抵抗の両端に直列接続させ、45ットのD/A変換回路を実現してい

- る。 下位4ビットのデータ(p3~p0)の値に応じて 可変抵抗VRH, VRLは以下のように変化する。
  - 1) デ-9の値によらず(VRH+VRL)は一定である。
  - 2) データの値に応じて VRH, VRLは 0~15R/256(RはR-String DACの単位抵抗値)の範囲で R/2 56のステップで変化する。 これにより R-String DACの出力 V2, V1はそれぞれ下位 4ビットのテータ(D3~D0)の値に応じて 0~15×ΔV/256(ΔV=(VH-VL))/256)の範囲で ΔV/256のステップで変化する。



#### 応用回路例



①1、20世元は出力(づげ-ダンスが高い(数kΩ程度)ので ノイズ対策をすること。

②2,4,10kシには、GND間にノイズ対策コンテンサを接続すること。 また 低インピ・ダンス,高安定度の電源を印 加すること。

この餐園の原用回路および回路定数は一例を示すもので、量産セットとしての設計を保証するものではありません。 またこの餐料は正確かつ信頼すべきものであると確慮しておりますが、その使用にあたってから者の主義所有権その他の 権利の実施に対する保証を行なうものではありません。

The application circuit diagrams and circuit constants herein are included as an example and provide no guarantee for designing equipment to be mass-produced

The information herein is believed to be accurate and reliable. However, no responsibility is assumed by SANYO for its use, nor for any infringements of patents or other rights of third parties which may result from its use.