

半導体ニュース No.1303B とさしかえてください。

LM6402G,05G— N-チャネル E/D MOS LSI 制御用1チップ4ビット マイクロコンピュータ

概要

LM6402G, 6405Gは 内部にROM, RAM, ALU, I/Oポート, タイマ, クロックジェネレータなどを1チップに集積したNチャネルMOSの4ビットマイクロコンピュータである。内蔵メモリ容量は最大で ROM 2048バイト(2kバイト), RAM 128×4ビット, I/Oポートは3.5端子を有し, さらに内蔵PLAを持つ制御用マイクロコンピュータである。

LM6402G, 6405Gは LM6402A, 6405A および LM6402H, 6405Hに システムクロック用プリスケアラを内蔵し, プリスケアラ分周数をオプション指定可としている。その他の機能は従来のLM6402A, 6405A および LM6402H, 6405Hと同様である。

新たに付加された機能を LM6402/05 A, Hと比較する。

項 目	LM6402/05 A, H	LM6402/05 G	
最小サイクルタイム	5μsec または 10μsec	2.94 μsec	
発振	800k または 400k (CF発振) (CF発振: セラミック発振)	1000k or 800k or 400k :CF発振 RC発振 3.58, 4.0MHz:CF発振 3.58, 4.0, 4.1MHz:CF発振 4.19M水晶発振 外部駆動	1/1分周 1/1分周 1/3分周 1/4分周 1/1, 1/3, 1/4分周
I/O耐圧	+12V	+15V	
出力電流最大定格 (1端子当りのピーク電流 10L)	E, F以外=4mA, E, F =40mA	E, F以外=30mA, E, F =50mA	

CF発振: セラミック発振

(1) ハード上の特長 (外付け部品数の削減)

- ・クロック発振回路, 分周回路 (1/1, 1/3 または 1/4分周オプション指定) 内蔵, セラミック発振, 水晶発振 可: $f_{max}=4.2\text{MHz}$, RC発振 可。
- ・サイクルタイム: $2.94\mu\text{sec min.}$
- ・入出力両用ポート: 7ポート/27ピン, オープンドレイン・入出力ポートは12V系機器と直接インタフェイス可能。
- ・フレキシブルな出力形式: オープンドレイン, プルアップ抵抗つき。
- ・入力スレッショルド電圧の指定: ノーマル, ハイスレッショルド。
- ・LEDドライバ内蔵出力ポート: 全ポート大電流。
- ・24文字PLA内蔵。
- ・初期リセット および 外部割込み入力端子にシュミットゲート内蔵。
- ・1kバイト, 2kバイト ビンコンパチブル。
- ・5V単一電源, N-チャネル, E-D MOS。

この資料の再発行および回路定数は一例を示すもので、標準セットとしての設計を保障するものではありません。
またこの資料は正確かつ信頼すべきものであると信じておきますが、その使用にあたっておき各の工業所有権その他の権利の実施に対する保証を行なうものではありません。

*これらの仕様は、改良などのため変更することがあります。


(2) ソフト上の特長 (ROM容量の有効活用)

- ・ 4レベル サブルーチンネスティング 可。
- ・ 割り込み機能つき (外部, 内部)。
- ・ 広範囲設定のできるプログラマブルタイマ内蔵: タイマ, パルスカウンタ, パルス幅メジャ。
- ・ 82種の豊富な命令。
- ・ 1kバイト, 2kバイト命令 コンパチブル。


(3) 評価用チップ

- ・ LM6402G, 05Gの応用開発を行なうために, 評価用チップ (EVALUATION CHIP) LM6499, ビギーバックLM64PG99, および 外付け分周IC基板 (G2ソケット) が準備されている。


外形図 3025B-042SIC
(unit:mm)




外形図 3014A-042IC
(unit:mm)



システムブロック図 (LM6402G/05G)



端子名とピン配置図



端子名

- Xtal, Extal : OSC用発振子を外付け
- INT : インタラプ
- RES : リセット
- PA0~3 : 入出力ポートA0~3
- PB0~3 : 入出力ポートB0~3
- PC0~3 : 入出力ポートC0~3
- PD0~3 : 入出力ポートD0~3
- PE0~3(PLA0~3) : 出力ポートE0~3(PLA出力0~3)
- PF0~3(PLA4~7) : 出力ポートF0~3(PLA出力4~7)
- PG0~3 : 入出力ポートG0~3
- PH0~3 : 入出力ポートH0~3
- PI0~2 : 入出力ポートI0~2
- TEST : テスト

(1) OSCの指定表

サイクルタイム = (1/発振周波数) × 分周数 (1, 3, 4) × 4


OSCオプション	周波数ランク	発振子	分周 オプション	オプション	サイクルタイム*
				記号	
RC発振	770kHz (typ)	C=82pF, R=10kΩ	1/1	A	5.2μs typ
	400kHz*	KBR400B, CSB400P	1/1	B	10μs
	800kHz*	KBR800H, CSB800D/K	1/1	B	5μs
	1000kHz*	KBR1000H, CSB1000D/K	1/1	B	4μs
セラミック発振	3.58MHz*	CSA3.58MG, KBR3.58MS	1/3	C	3.35μs
	4.0MHz*	CSA4.00MG, KBR4.0MS	1/4	D	4.47μs
			1/3	C	3μs
	4.1MHz*	CSA4.10MG, KBR4.1MS	1/4	D	3.9μs
水晶発振	4.19MHz*	NKD HC-18U 4.194304MHz, LM6402G	1/4	D	3.82μs
外部クロック**	100kHz~1.36MHz		1/1	B	40~2.94μs
	300kHz~4.08MHz		1/3	C	40~2.94μs
	400kHz~5.0MHz		1/4	D	40~3.2μs

CSA, CSB: 村田製作所, KBR: 京セラ㈱, NKD: 日興電子.


*: サイクルタイムは発振子の公称周波数時の値. 発振周波数は公称値に対し約±2%の誤差があり.

** : 外部クロック入力回路(回路I, IIで入力波形条件が異なる.)

回路 I




回路 II



(2) 入出力指定表

配置	ポート	A	B	C	D	E	F	G	H	I
入力専用	N	N	N					N	N	
	H	H	H					H	H	
出力専用						OD	OD	OD	OD	
								PU	PU	
入出力共通	N, OD	N, OD	N, OD	N, OD	N, OD			N, OD	N, OD	N, OD
	N, PU	N, PU	N, PU	N, PU	N, PU			N, PU	N, PU	
	H, OD	H, OD	H, OD	H, OD	H, OD			H, OD	H, OD	H, OD
	H, PU	H, PU	H, PU	H, PU	H, PU			H, PU	H, PU	

N : ノーマル入力ゲート
 H : ハイスレッシュولد入力ゲート
 OD : オープンドレイン出力
 PU : アルファ抵抗つき出力



絶対最大定格 / Ta = 25°C, Vss = 0V

		unit
最大電源電圧	V _{DDmax}	-0.3~+8.0 V
最大入力電圧	V _{INmax}	-0.3~+15.0 V
最大出力電圧	V _{OUT}	-0.3~+15.0 V
平均出力電流(注1)	I _{OHA}	出力トランジスタoff アルファ仕様各端子当り
	I _{OLA1}	E, Fポート以外の各出力端子当り
	I _{OLA2}	E, Fポートの各端子当り
	I _{OLA3}	EまたはF 各ポートの合計
	I _{OLA4}	A, B, G, H, Iポートの全端子の合計
	I _{OLA5}	C, Dポートの合計
せん頭出力電流(注2)	I _{OHP}	アルファ仕様の各端子当り
	I _{OLP1}	E, Fポート以外の各端子当り
	I _{OLP2}	E, Fポートの各端子当り
	I _{OLP3}	EまたはF 各ポートの合計
	I _{OLP4}	A, B, G, H, Iポートの合計
	I _{OLP5}	C, Dポートの合計
許容消費電力	P _{dmax}	Ta = -30~+70°C 600 mW
動作周囲温度	T _{opg}	-30~+70 °C
保存周囲温度	T _{stg}	-55~+125 °C


(注1) 100msec期間の平均電流。いかなる100msec期間の平均値もこの値を越えてはならない限界値。

(注2) 一瞬たりともこの値を越えてはならない限界値。

許容動作範囲 / $T_a = -30 \sim +70^\circ\text{C}$, $V_{SS} = 0\text{V}$		min	typ	max	unit
電源電圧範囲	V_{DD}	4.5	5.0	6.5	V
入力専用ポートおよび入出力共通ポートのノーマル入力仕様					
入力'H'レベル電圧	V_{IH1}	入出力形式 'N' 'N,OD' 'N,PU'		2.2	V
入力'L'レベル電圧	V_{IL1}	入出力形式 'N' 'N,OD' 'N,PU'		V_{SS}	0.6 V
入力専用ポートおよび入出力が共通ポートのハイレッシュルド入力仕様					
入力'H'レベル電圧	V_{IH2}	入出力形式 'H' 'H,OD' 'H,PU'		$0.6V_{DD}$	V
入力'L'レベル電圧	V_{IL2}	入出力形式 'H' 'H,OD' 'H,PU'		V_{SS}	$0.3V_{DD}$ V
INT, RES 端子の入力仕様					
入力'H'レベル電圧	V_{IH3}			$0.7V_{DD}$	V
入力'L'レベル電圧	V_{IL3}			V_{SS}	$0.3V_{DD}$ V
オプションB, C, D 指定時の Xtal 入力仕様 (Xtal から外部クロック印加時 Extal = QV)					
入力'H'レベル電圧	V_{IH4}			$0.2V_{DD} + 2.8$	V_{DD} V
入力'L'レベル電圧	V_{IL4}			V_{SS}	1.4 V
クロック周期	$t_{c\phi}$	1/3 分周オアション	0.245	3.3	μs
		1/4 分周オアション	0.20	2.5	μs
		1/1 分周オアション	0.735	10	μs
命令サイクルタイム	t_{cI}	$t_{c\phi} \times \text{分周数} \times 4$	2.94	40	μs
'H'レベルクロック	$t_{w\phi H}$	BCD オアション, 図1参照	0.1		μs
パルス幅					
'L'レベルクロック	$t_{w\phi L}$	BCD オアション, 図1参照	0.1		μs
パルス幅					
オプションB, C, D 指定時の Extal 入力仕様 (Extal から外部クロック印加時 Xtal = open)					
入力'H'レベル電圧	V_{IH5}			$0.5V_{DD} + 1.5$	V_{DD} V
入力'L'レベル電圧	V_{IL5}			V_{SS}	1.0 V
クロック周期	$t_{c\phi}$	1/3 分周オアション	0.735	3.3	μs
		1/4 分周オアション	0.735	2.5	μs
		1/1 分周オアション	0.735	10	μs
命令サイクルタイム	t_{cI}	$t_{c\phi} \times \text{分周数} \times 4$	2.94	40	μs
'H'レベルクロック	$t_{w\phi H}$	BCD オアション, 図1参照	0.3		μs
パルス幅					
'L'レベルクロック	$t_{w\phi L}$	BCD オアション, 図1参照	0.3		μs
パルス幅					
Extal, Xtal の発振仕様					
セラミックor水晶発振 R1			900	1000	1100 k Ω
外付け抵抗					
同	外付け容量 C1, C2	$f_{osc} = 400 \sim 1000\text{kHz}$ (C1, C2)	200	220	240 pF
		$f_{osc} = 3.58 \sim 4.19\text{MHz}$, C1, 図2-(1), (2)	35	39	43 pF
		同上, C2, 同上	20	22	24 pF
水晶発振時アリアップ抵抗	RP	図2-(2)参照	3.5	3.9	4.3 k Ω
RC発振外付け抵抗	R2	図3参照	5	10	20 k Ω
RC発振外付け容量	C3		50	82	240 pF
TEST					
入力'L'レベル電圧	V_{IL6}			0.4	V
電気的特性 / $T_a = -30 \sim +70^\circ\text{C}$, $V_{DD} = 4.5 \sim 6.5\text{V}$, $V_{SS} = 0\text{V}$					
入力専用ポートおよび RES, INT, Extal (BCD オアションのみ)					
入力'H'レベル電流	I_{IH1}	入出力形式 'N' 'H', $V_{IN} = 13.5\text{V}$		5	μA
入力'L'レベル電流	I_{IL1}	入出力形式 'N' 'H', $V_{IN} = V_{SS}$		-5	μA
入出力共通ポートで出力がオーアンドレイン仕様					
入力'H'レベル電流	I_{IH2}	入出力形式 'N,OD' 'H,OD', $V_{IN} = 13.5\text{V}$, 出力トランジスタ off		5	μA
入力'L'レベル電流	I_{IL2}	入出力形式 'N,OD' 'H,OD', $V_{IN} = V_{SS}$, 出力トランジスタ off		-5	μA
入出力共通ポートで出力がアリアップ仕様					
入力'L'レベル電流	I_{IL3}	入出力形式 'N,PU' 'H,PU', $V_{DD} = 5\text{V} \pm 10\%$, $V_{IN} = 0.4\text{V}$		-1.6	mA

	min	typ	max	unit
出力専用または入出力共通ポートのアルファアップ仕様				
出力「L」レベル電圧 V _{OL1}	人出力形式「PU」「N, PU」「H, PU」 I _{OL} =14mA		1.5	V
出力「H」レベル電圧 V _{OH1}	人出力形式「PU」「N, PU」「H, PU」 I _{OH} =-50μA	0.8V _{DD}		V
V _{OH2}	人出力形式「PU」「N, PU」「H, PU」 I _{OH} =-80μA	0.66V _{DD}		V
V _{OH3}	人出力形式「PU」「N, PU」「H, PU」 I _{OH} =-100μA	0.48V _{DD}		V
出力専用または入出力共通ポートのオーフドレイン仕様				
出力「L」レベル電圧 V _{OL2}	人出力形式「OD」「N, OD」「H, OD」 I _{OL} =15mA		1.5	V
出力オフリーク電流 I _{OFF1}	人出力形式「OD」「N, OD」「H, OD」 V _{OH} =13.5V		5	μA
I _{OFF2}	人出力形式「OD」「N, OD」「H, OD」 V _{OH} =V _{DD}		1	μA
E, Fポート				
出力「L」レベル電圧 V _{OL3}	I _{OL} =25mA		2	V
出力オフリーク電流 I _{OFF3}	V _{OH} =13.5V		5	μA
I _{OFF4}	V _{OH} =V _{DD}		1	μA
Xtal (オプシヨンB, C, Dのみ, Extal=0V)				
入力「H」レベル電圧 I _{IH3}	V _{IN} =V _{DD}		5	μA
入力「L」レベル電圧 I _{IL4}	V _{IN} =1V	-5.8		mA
消費電流 I _{DD}	osc発振, 出力open, LM6402G 同上, LM6405G	38	73	mA
入力端子容量 c _I		10		pF
RC発振周波数 f _{osc}	c=82pF, R=10kΩ, 0~70°C 同上, -30~+70°C *	670	770	885 kHz
		670	770	895 kHz

* 図3参照, 基板配線等の浮遊容量含む.



Extal入力時: V_{IH}(5), V_{IL}(5)
Xtal入力時: V_{IH}(4), V_{IL}(4)
図1 Extal, Xtal入力波形




図2-(1) 推奨発振回路(1)/セラミック振動子用




図3 推奨発振回路(3)/RC発振用






図2-(2) 推奨発振回路(2)/水晶振動子用

(図A) $f_{osc} - R$



(図B) $f_{osc} - R$



LM6402G/05G, LM64PG99のRC発振に関して

- (1) LM6402G/05GのRC発振周波数のバラツキ範囲は、外付け定数 $C=82\text{pF}$, $R=10\text{k}\Omega$ の1点のみでつぎのように保証している:
- ① $f_{osc} = 670\text{min} \sim 770\text{typ} \sim 885\text{max kHz}$ / $T_a = 0 \sim +70^\circ\text{C}$
 - ② $f_{osc} = 670\text{min} \sim 770\text{typ} \sim 895\text{max kHz}$ / $T_a = -30 \sim +70^\circ\text{C}$
- (2) $C=82\text{pF}$, $R=10\text{k}\Omega$ 以外の定数で、typ値 770kHz以外の周波数を使用する場合、RC定数は〔A図〕の「標準外付け抵抗 周波数特性」を参考に決める。ただし以下の点で注意しなければならない。
- ① 発振周期が osc 端子の推奨動作クロック周期の範囲内 ($0.75 \sim 10.0 \mu\text{sec}$) になること。
 - ② RC定数を $C=56 \sim 240 \text{ pF}$, $R=5 \sim 20 \text{ k}\Omega$ の範囲内から選ぶこと。なお、 $C=82\text{pF}$, $R=10\text{k}\Omega$ 以外の定数の使用でも出荷時の選別は $C=82\text{pF}$, $R=10\text{k}\Omega$ で上記図で述べた周波数のバラツキ条件で行なう。
- (3) LM6402G/05GのRC発振オプションの評価はLM64PG99だけではできない。模擬的に変換基板 (G2ソケット) 上にRCを取りつけることにより評価することができる。このときLM64PG99のRC定数は、〔B図〕の「標準外付け抵抗 周波数特性」を参考に決める。LM64PG99でLM6402G/05Gの評価をRCオプションで行なう場合、G板同様、 $C=82\text{pF}$, $R=10\text{k}\Omega$ を変換基板に取り付けると、LM6402G/05Gと同程度の発振周波数が得られるが必ず周波数の確認を行なう必要がある。

応用開発ツール


LM6402Gの応用開発を行なうのに便利ようにエバリュエーションチップ (LM6499) および「応用開発ツール」と呼ばれる専用の装置を準備している。このLM6402Gの開発ツールにはピン配置変換基板「G2」を併用して評価を行なう。LM6402Gの開発ツールについては「開発ツールマニュアル」を参照。

(1) SDS-410システム

フロッピディスクを持つCPUとCRTおよびプリンタの組み合わせで、アセンブリ言語でのマイクロコンピュータの応用開発プログラムの作成 (エディット、アセンブル) が非常にスピーディに効率よくできる。また、EVA-410をCPUと接続することによってプログラムのデバッグ、およびアセンブルされたデータをEPROMに書き込む (EVA-410内蔵のEPROM WRITER機能を使用) ことができる。

(2) EVA-410+TB1 (6499)

EPROM WRITER機能、パラレル/シリアルによる外部機器 (SDS-410など) とのデータコミュニケーション機能等を持ったエバキットで、マシン語による応用開発プログラムの修正およびデバッグが可能である。TB1にはLM6499をとりつけて使用する。




(3) LM64PG99

LM64PG99は、パッケージ上面に プログラム用とPLAスルー用の、2つのEPROM装着用24ピンソケットを備えている。



端子配列LM64PG99

Xtal, Extal	: 0Sc用セラミック発振子	
INT	: 擬似インタラプト	
RES	: リセット	
PA0~3	: 入出力ポート	AA~3
PB0~3	: 入出力ポート	BB~3
PC0~3	: 入出力ポート	CC~3
PD0~3	: 入出力ポート	DD~3
PE0~3	: 出力ポート	EE~3
PFO~3	: 出力ポート	FF~3
PG0~3	: 入出力ポート	GG~3
PH0~3	: "	HH~3
PIO~2	: "	II~2
TEST	: テスト	




(4) LM6402G/05G用交換基板 (G2ソケット)

- ・ LM6402G/05Gの評価には、LM64PG99と図aに示す変換回路を併用する。
- ・ LM6402G/05Gの評価には、EVA-410-1B1と図aに示す変換回路を併用する。



<セラミック水晶用>



<RC発振用>

b. 発振子, C1, C2, C3, R2 装着位置

LM64PG99使用時

発振の種類	発振回路外付け位置	分周数	G2 SW																
			1	2	3	4	5	6	7	8									
①RC発振	ターゲット基板	1/1	on	off	off					on									
	G2	1/1	off	off	off						off								
②セラミック発振 400~1000kHz	ターゲット基板	1/1	on	off	off						on								
	G2	不可																	
③4MHz近辺発振 3.58~4.0MHz CF 1/3分周 3.58~4.1MHz CF 1/4分周 4.19MHz水晶 1/4分周	ターゲット基板	不可																	
	G2	1/3	off	off	on	on	on	off	on	off	on	off	on	off	on	off	on	off	
④外部クロック	ターゲット基板	1/1	Xtal	on	off	off												on	
			Extal	off	off	off													on
		1/3	Xtal	off	off	on	on	on	off	on	off	on	off	on	off	on	off	on	off
			Extal	off	on	on	on	off	off	off	off	off	off	off	off	off	off	off	off
		1/4	Xtal	off	off	on	on	on	off	on	off	on	off	on	off	on	off	on	off
			Extal	off	on	on	on	off	off	off	off	off	off	off	off	off	off	off	off
G2	不可																		

EVA-410-TB1使用時のソケットG2 スイッチ設定法

発振の種類	発振回路外付け位置	分周数	TB1 SW3				G2 SW												
			5	6	7	8	1	2	3	4	5	6	7	8					
①RC発振	ターゲット基板	1/1	on	on	off	off	on	off	off									on	
	G2	1/1	off	off	off	off	off	off	off									off	
	EVA-TB1	1/1	off	off	off	off													
②セラミック発振 400~1000kHz	ターゲット基板	1/1	on	on	off	off	on	off	off									on	
	G2	不可																	
	EVA-TB1	1/1	off	off	on	on													
③4MHz近辺発振 3.58~4.0MHz CF 1/3分周 3.58~4.1MHz CF 1/4分周 4.19MHz水晶 1/4分周	ターゲット基板	不可																	
	G2	1/3	off	on	off	off	off	off	off	on	on	on	off	on	off	on	off	on	
	G2	1/4	off	on	off	off	off	off	off	on	on	on	off	on	off	on	off	on	
④外部クロック	ターゲット基板	1/1	Xtal	on	off	off	off	on	off	off								on	
			Extal	off	on	off	off	off	off	off								on	
		1/3	Xtal	off	on	off	off	off	off	on	off	on	off	on	off	on	off	on	off
			Extal	off	on	off	off	off	on	on	off	off	off	off	off	off	off	off	off
		1/4	Xtal	off	on	off	off	off	off	on	off	on	off	on	off	on	off	on	off
			Extal	off	on	off	off	off	on	on	off	off	off	off	off	off	off	off	off
G2	不可																		
EVA-TB1	不可																		

・分周器を使用した場合、ターゲット基板上につけたセラミック発振子で評価することはできない。G2ソケット上にセラミック発振子を実装しなければならない。

- on : スイッチonの状態
- off : スイッチoffの状態
- X : スイッチ任意

④ 外部駆動時 クロックを Xtalから印加する場合、ジャンパJPを配線しスイッチを設定する。
 ④ 外部駆動時 クロックを Extalから印加する場合、ジャンパJPは配線しないでスイッチを設定する。

使用上の注意

LM64PG99


- ・プログラム用とPLA用の2つのEPROMを実装する。PLA機能を使用しないときも原則的にはPLA用の専用EPROM（スルーPLA）を実装する必要がある。
- ・入出力オプションをプルアップ抵抗内蔵型の出力ポートとして評価する場合は、LM64PG99のピンに外付け抵抗を取り付けて評価する。
- ・入出力ポートは全て入出力共通でハイスレッシュルト入力オープンドレイン出力である。ただし、E、Fポートのみは出力専用である。

PLA機能の使用、不使用による配線変更

(1) PLA機能を使用する場合の配線変更


LM64PG99でLM6402G/05Gを評価する際、PLA機能を使用するとき試パッケージ底面のジャンパを下图のように配線する。

PLA用EPROMは PLAデータを書き込んだものを使用する。



(2) PLA機能 不使用の場合の配線変更

LM6402G/05Gの評価でPLA機能を使用しないときはパッケージ底面のジャンパを下图のように配線する。さらに、PLA用EPROMに、PLAを使用しないときのデータを書き込んだ【スルーPLA】を使用する。




PLA用EPROMソケットに下記のデータを書きこんだEPROM 2716（スルーPLA）を挿入する。

専用EPROM（スルーPLA）用データ (HEX表現)	
EPROMアドレス	0 1 2 3 4 5 6 7 8 9 A B C D E F
0 0 0	00 11 22 33 44 55 66 77 88 99 AA BB CC DD EE FF
0 1 0	00 11 22 33 44 55 66 77 88 99 AA BB CC DD EE FF
0 2 0	00 11 22 33 44 55 66 77 88 99 AA BB CC DD EE FF
0 3 0	00 11 22 33 44 55 66 77 88 99 AA BB CC DD EE FF
0 4 0	
0 5 0	
:	
:	
:	

EPROMアドレス 40H以後は任意のデータでよい

(このデータを通称「スルーPLA」と呼ぶ。)

スルーPLAにEPROMを使わずにジャンパ線による配線でその機能を満足することが可能である。その配線図を下図に示す。



EPROM用電源の切り換え (EPROMを別電源にしたい場合)

EPROMは通常1個当たり 50~100 mA (したがって2個では最大200mA) の電流を消費する。応用製品の電源容量に余裕のない場合には EPROMを別電源として外部から供給することができる。

- (1) 出荷時はLM64PG99とEPROM用電源が同一電源になるよう設定されているので確認のうえ使用すること。


LM64PG99のパッケージ底面でEPROM電源切り換えジャンパが下図のように設定され、EPROMの電源はLM64PG99の電源ピン (VDDピン) から供給されるようになっている。



出荷時は LM64PG99とEPROMは同一電源になっている。

- (2) EPROMの電源を別電源にする場合の手順。

- ・パターン(A)と(B)を結ぶ配線を取り去る。
- ・このジャンパ線を用いてパターン(A)と(C)を結ぶ。
- ・外部電源 (+5V) をパターン(C)へ、外部電源の一方 (0V) を応用製品基板の適当なGnd (0V) へ接続する。下図参照のこと。



LM6402G, 6405G 命令一覧 (機能別)

凡例

AC	アキュムレータ	X	ワーキングレジスタX	INT FF	割込みFF
An	アキュムレータ・ビットn	Y	ワーキングレジスタY	INT E FF	割込み許可FF
C	キャリーFF	Z	ワーキングレジスタZ	STACK	スタック
C'	キャリー逆論FF	W	ワーキングレジスタW	PI	ポート
Carry	ALUからのキャリー	R	ワーキングレジスタR	M	メモリ
Borrow	ALUからのボロー	S	ワーキングレジスタS	{M(DP)}	DPでアドレスされるメモリの内容
DP	データポイント	F	フラグ	()	内容
PC	プログラムカウンタ	TMFF	タイマFF	←	転送方向、結果
		TIMER	タイマ	▽	排他的論理和

命令群	二進記号		命令コード		バイト数	動作	動作説明	スキップ条件
			D ₇ D ₆ D ₅ D ₄	D ₃ D ₂ D ₁ D ₀				
アキュムレータ操作命令	CLA	Clear AC	1 0 0 1	0 0 0 0	1	AC ← 0	ACをクリアする。	
	CLC	Clear C	0 0 0 0	1 0 1 1	1	C ← 0	Cをクリアする。	
	CMA	Complement AC	0 0 0 1	0 0 0 0	1	AC ← (AC)	ACの1の補数をとる。	
	CIA	Complement & Increment AC	0 0 0 1	0 0 0 1	1	AC ← (AC) + 1	ACの2の補数をとる。Cは変化しない。	
	INC	Increment AC and skip if Carry	0 0 0 0	1 1 0 1	1	AC ← (AC) + 1 skip if Carry	ACをインクリメントする。Carryが発生したらスキップする。Cは変化しない。	Carry
	DEC	Decrement AC and skip if Borrow	0 0 0 0	1 1 1 1	1	AC ← (AC) - 1 skip if Borrow	ACをデクリメントする。Borrowが発生したらスキップする。Cは変化しない。	Borrow
	STC	Set C	0 0 0 1	1 0 1 1	1	C ← 1	Cをセットする。	
	XC	Exchange C with C'	0 0 0 1	1 0 1 0	1	(C) ← (C')	Cの内容とC'の内容を交換する。	
	RAR	Rotate AC Right	0 0 1 1	0 0 0 0	1	(C) ← A ₃ (A _n) → A _{n-1} (A _n) ← C	Cの内容を含めてACを右回転する。	
	メモリ排他的命令	INM	Increment M skip if Carry	0 0 0 1	1 1 0 1	1	M(DP) ← M(DP) + 1 skip if Carry	メモリM(DP)の内容をインクリメントする。AC, Cは変化しない。結果がM(DP)=0ならスキップする。
DEM		Decrement M skip if Borrow	0 0 0 1	1 1 1 1	1	M(DP) ← M(DP) - 1 skip if Borrow	メモリM(DP)の内容をデクリメントする。AC, Cは変化しない。結果がM(DP)=Fならスキップする。	M(DP)=F
演算命令	AD	Add M to AC skip if Carry	0 0 0 0	1 0 0 0	1	AC ← (AC) + M(DP) skip if Carry	ACとメモリM(DP)の内容を2進加算して、結果をACに入れる。Carryが発生したらスキップする。Cは変化しない。	Carry
	ADS	Add M to AC with C Skip if Carry	0 0 0 0	1 0 0 1	1	AC, C ← (AC) + M(DP) + (C) skip if Carry	AC, CとメモリM(DP)の内容を2進加算して、結果をAC, Cに入れる。Carryが発生したらスキップする。	Carry
	ADC	Add M to AC with C	0 0 0 1	1 0 0 1	1	AC, C ← (AC) + M(DP) + C	AC, CとメモリM(DP)の内容を2進加算して、結果をAC, Cに入れる。	
	DAA	Decimal adjust AC in Addition	0 0 0 0	0 1 1 0	1	AC ← (AC) + 6	ACに6を加える。Cは変化しない。10進加算の補正に用いる。	
	DAS	Decimal adjust AC in Subtraction	0 0 0 0	1 0 1 0	1	AC ← (AC) + 10	ACに10を加える。Cは変化しない。10進減算の補正に用いる。	
	EXL	Exclusive OR Logic	0 0 0 1	1 0 0 0	1	AC ← (AC) ⊕ M(DP)	ACとメモリM(DP)の内容の排他的論理和の結果をACに入れる。	
	データポイント命令	LI*	Load AC with immediate data	1 0 0 1	1 2 1 1 1 0	1	AC ← I ₂ I ₁ I ₀	ACにイミディエートデータI ₂ I ₁ I ₀ をロードする。
S		Store AC to M	0 0 0 0	0 0 1 0	1	M(DP) ← (AC)	ACの内容をメモリM(DP)へストアする。	
L		Load AC with M	0 0 1 1	1 0 0 0	1	AC ← M(DP)	メモリM(DP)の内容をACにロードする。	
LM		Load AC with M and Modify DP _H	0 0 1 1	1 0 M ₁ M ₀	1	AC ← M(DP) DP _H ← (DP _H) ⊕ M ₁ M ₀	メモリM(DP)の内容をACにロードする。その後DP _H をDP _H ⊕ M ₁ M ₀ で置き換える。	
X		Exchange AC with M	0 0 1 0	1 0 0 0	1	(AC) ↔ M(DP)	メモリM(DP)とACの内容を交換する。	
XM		Exchange AC with M and Modify DP _H	0 0 1 0	1 0 M ₁ M ₀	1	(AC) ↔ M(DP) DP _H ← (DP _H) ⊕ M ₁ M ₀	メモリM(DP)とACの内容を交換する。その後DP _H をDP _H ⊕ M ₁ M ₀ で置き換える。	
XD		Exchange AC with M then Decrement DP _L	0 0 1 0	1 1 0 0	2	(AC) ↔ M(DP) DP _L ← (DP _L) - 1 skip if Borrow	メモリM(DP)とACの内容を交換する。その後DP _L の内容をデクリメントする。結果が(DP _L)=Fならスキップする。	(DP _L)=F
XMD		Exchange AC with M and Modify DP _H then Decrement DP _L	0 0 1 0	1 1 M ₁ M ₀	2	(AC) ↔ M(DP) DP _H ← (DP _H) ⊕ M ₁ M ₀ DP _L ← (DP _L) - 1 skip if Borrow	メモリM(DP)とACの内容を交換する。その後DP _H をDP _H ⊕ M ₁ M ₀ で置き換え、DP _L をデクリメントする。結果が(DP _L)=Fならスキップする。	(DP _L)=F
XI		Exchange AC with M and Increment DP _L	0 0 1 1	1 1 0 0	2	(AC) ↔ M(DP) DP _L ← (DP _L) + 1 skip if Carry	メモリM(DP)とACの内容を交換する。その後DP _L の内容をインクリメントする。結果が(DP _L)=0ならスキップする。	(DP _L)=0
XMI		Exchange AC with M and Modify DP _H then Increment DP _L	0 0 1 1	1 1 M ₁ M ₀	2	(AC) ↔ M(DP) DP _H ← (DP _H) ⊕ M ₁ M ₀ DP _L ← (DP _L) + 1 skip if Carry	メモリM(DP)とACの内容を交換する。その後DP _H をDP _H ⊕ M ₁ M ₀ で置き換え、DP _L をインクリメントする。結果が(DP _L)=0ならスキップする。	(DP _L)=0

命令群	ニーモニック		命令コード		バイト マン シフト	動作	動作説明	7キ、ブ条件
			D7D6D5D4	D3D2D1D0				
データ・レジスタ 操作命令	LDI	Load DP with Immediate data	0 0 0 1 0 1 6 1 5 1 4	0 1 0 1 1 3 1 2 1 1 0	2 2	DP _H ← 1 6 1 5 1 4 DP _L ← 1 3 1 2 1 1 0	2バイトのイミディエイト・データ 1 6 ~ 1 0 を DP にロードする。	
	LDZ	Load DP and DP _L with Zero and immediate data respectively	1 0 0 0	1 3 1 2 1 1 0	1 1	DP _H ← 0 DP _L ← 1 3 1 2 1 1 0	0 を DP _H に、イミディエイト・データ 1 3 1 2 1 1 0 を DP _L にロードする。	
データ・レジスタ 操作命令	DED	Decrement DP	0 0 0 1	0 0 1 1	1 1	DP ← (DP) - 1 skip if Borrow	DP の内容をデクリメントする。結果が (DP) _L = F ならばスキップする。	(DP) _L = F
	IND	Increment DP	0 0 1 1	0 0 1 1	1 1	DP ← (DP) + 1 skip if Carry	DP の内容をインクリメントする。結果が (DP) _L = 0 ならばスキップする。	(DP) _L = 0
	TAL	Transfer AC to DP _L	0 0 0 0	0 1 1 1	1 1	DP _L ← (AC)	AC を DP _L に転送する。	
	TLA	Transfer DP _L to AC	0 0 0 1	0 0 1 0	1 1	AC ← (DP _L)	DP _L の内容を AC に転送する。	
ワーキング・レジスタ 操作命令	XHX	Exchange DP _H with X	0 1 0 0	1 1 1 1	1 2	(DP _H) ↔ (X)	DP _H とワーキング・レジスタ X の内容を交換する。	
	XLY	Exchange DP _L with Y	0 1 0 0	1 1 1 0	1 2	(DP _L) ↔ (Y)	DP _L とワーキング・レジスタ Y の内容を交換する。	
	THX	Transfer DP _H to X	0 1 0 0	0 1 1 1	1 2	X ← (DP _H)	DP _H の内容をワーキング・レジスタ X に転送する。	
	TLY	Transfer DP _L to Y	0 1 0 0	0 1 1 0	1 2	Y ← (DP _L)	DP _L の内容をワーキング・レジスタ Y に転送する。	
	XAZ	Exchange AC with Z	0 1 0 0	1 0 1 0	1 2	(AC) ↔ (Z)	AC とワーキング・レジスタ Z の内容を交換する。	
	XAW	Exchange AC with W	0 1 0 0	1 0 1 1	1 2	(AC) ↔ (W)	AC とワーキング・レジスタ W の内容を交換する。	
	TAZ	Transfer AC to Z	0 1 0 0	0 0 1 0	1 2	Z ← (AC)	AC をワーキング・レジスタ Z に転送する。	
	TAW	Transfer AC to W	0 1 0 0	0 0 1 1	1 2	W ← (AC)	AC をワーキング・レジスタ W に転送する。	
	XHR	Exchange DP _H with R	0 1 0 0	1 1 0 1	1 2	(DP _H) ↔ (R)	DP _H とワーキング・レジスタ R の内容を交換する。	
	XLS	Exchange DP _L with S	0 1 0 0	1 1 0 0	1 2	(DP _L) ↔ (S)	DP _L とワーキング・レジスタ S の内容を交換する。	
ビット 操作命令	SMB	Set Memory data Bit	0 1 1 1	1 0 B ₁ B ₀	1 1	M(DP, B ₁ , B ₀) ← 1	DP で示されるメモリの、命令の2ビット (B ₁ , B ₀) で指定したビットをセットする。	
	RMB	Reset Memory data Bit	0 1 1 0	1 0 B ₁ B ₀	1 1	M(DP, B ₁ , B ₀) ← 0	DP で示されるメモリ内の、命令の2ビット (B ₁ , B ₀) で指定したビットをリセットする。	
	TMB	Test Memory data Bit	0 1 0 1	1 0 B ₁ B ₀	1 1	skip if {M(DP, B ₁ , B ₀) = 1}	DP で示されるメモリ内の、命令の2ビット (B ₁ , B ₀) で指定したビットをテストし、1 ならばスキップする。	{M(DP, B ₁ , B ₀) = 1}
	TAB	Test AC Bit	0 0 1 0	0 1 B ₁ B ₀	1 1	skip if {AC(B ₁ , B ₀) = 1}	AC の内容の、命令2ビット (B ₁ , B ₀) で指定したビットをテストし、1 ならばスキップする。	{AC(B ₁ , B ₀) = 1}
	CMB	Compare AC bit with M data Bit	0 0 1 1	0 1 B ₁ B ₀	1 1	skip if {AC(B ₁ , B ₀) = M(DP, B ₁ , B ₀)}	AC とメモリ M(DP) との内容の、命令の2ビット (B ₁ , B ₀) で指定されたビットの比較をし、等しいときスキップする。	{AC(B ₁ , B ₀) = M(DP, B ₁ , B ₀)}
フラグ 操作命令	SFB	Set Flag Bit	0 1 1 1	1 1 B ₁ B ₀	2 2	F(B ₁ , B ₀) ← 1	フラグ4ビットのうち、命令2ビット (B ₁ , B ₀) で指定したビットをセットする。	
	RFB	Reset Flag Bit	0 1 1 0	1 1 B ₁ B ₀	2 2	F(B ₁ , B ₀) ← 0	フラグ4ビットのうち、命令2ビット (B ₁ , B ₀) で指定したビットをリセットする。	
	FBT	Test Flag Bit skip if True	0 1 0 1	1 1 B ₁ B ₀	2 2	skip if {F(B ₁ , B ₀) = 1}	フラグ4ビットのうち、命令2ビット (B ₁ , B ₀) で指定したビットをテストし、1 ならばスキップする。	{F(B ₁ , B ₀) = 1}
	FBF	Test Flag Bit skip if False	0 0 1 0	0 0 B ₁ B ₀	2 2	skip if {F(B ₁ , B ₀) = 0}	フラグ4ビットのうち、命令2ビット (B ₁ , B ₀) で指定したビットをテストし、0 ならばスキップする。	{F(B ₁ , B ₀) = 0}
比較命令	CM	Compare AC with M	0 0 0 0	1 1 0 0	1 1	skip if (AC) = (M(DP))	AC とメモリ M(DP) の内容が等しいときスキップする。	{AC} = {M(DP)}
	CI	Compare AC with Immediate data	0 0 0 1 1 1 0 0	0 1 1 1 1 3 1 2 1 1 0	2 2	skip if (AC) = 1 3 1 2 1 1 0	AC とイミディエイト・データ 1 3 1 2 1 1 0 が等しいときスキップする。	{AC} = 1 3 1 2 1 1 0
	CLI	Compare DP _L with Immediate data	0 0 0 1 1 1 1 0	0 1 1 0 1 3 1 2 1 1 0	2 2	skip if (DP _L) = 1 3 1 2 1 1 0	DP _L とイミディエイトデータ 1 3 1 2 1 1 0 が等しいときスキップする。	{DP _L } = 1 3 1 2 1 1 0
スキップ命令	TC	Test Carry	0 0 0 0	0 1 0 0	1 1	skip if (C) = 1	キャリ FF C がセットされているときスキップする。	{C} = 1
	TTM	Test Timer	0 0 0 0	0 1 0 1	1 1	skip if (TMFF) = 1	タイマ FF がセットされているときスキップする。	{TMFF} = 1
	TIT	Test Interrupt FF	0 0 0 0	0 0 1 1	1 1	skip if (INT FF) = 1 INT FF ← 0	割り込み FF がセットされているときスキップし、その後リセットする。	{INT FF} = 1

命令群	ニーモニック	命令コード		バイト数	モード	動作	動作説明	スキップ条件	
		D7D6D5D4	D3D2D1D0						
ジャンプ命令	JCP	Jump in the Current Page	1 1 P5 P4	P3 P2 P1 P0	1	1	PC ← P5 ~ P0	PCの下位8ビットをP5~P0で置き換えた番地へジャンプする。	
	JMP	Jump unconditionally	1 0 1 0	0 P10 P9 P8 P7 P6 P5 P4	2	2	PC ← P10 ~ P0	P10~P0で示される番地へジャンプする。	
	JPA	Jump in the Current Page modified by AC	0 1 0 0	0 0 0 1	1	2	PC ← A3 A2 A1 A0 00	PC下位の6ビットのうち、上位4ビットをA3 A2 A1 A0で、下位2ビットを00で置き換えた番地へジャンプする。	
動作制御命令	EI	Enable interrupt	0 0 1 1	0 0 0 1	1	1	INT E FF ← 1	割込み可能にする。	
	DI	Disable interrupt	0 0 0 0	0 0 0 1	1	1	INT E FF ← 0	割込み禁止にする。	
サブルーチン命令	CZP	Call subroutine in the Zero Page	1 0 1 1	P3 P2 P1 P0	1	1	{PC+2} → STACK 00 PC ← 0000 P3 P2 P1 P0	0ページへの1語のコール命令です。	
	CAL	Call subroutine	1 0 1 0	1 P10 P9 P8 P7 P6 P5 P4	2	2	{PC+1} → STACK PC ← P10 ~ P0	サブルーチンをコールする。	
	RTI	Return from subroutine	0 1 0 0	1 0 0 0	1	2	PC ← (STACK)	サブルーチンよりリターンする。	
	RTS	Return from subroutine and Skip	0 1 0 0	1 0 0 1	1	2	PC ← (STACK) skip unconditionally	サブルーチンよりリターンし、常にスキップする。	無条件
入出力命令	SEB	Set port E Bit	0 1 1 1	0 1 B1 B0	1	2	Pt E(B1, B0) ← 1	出力ポートEの命令2ビット(B1, B0)で指定されたビットをセットする。	
	REB	Reset port E Bit	0 1 1 0	0 1 B1 B0	1	2	Pt E(B1, B0) ← 0	出力ポートEの命令2ビット(B1, B0)で指定されたビットをリセットする。	
	SPB	Set any Port Bit	0 1 1 1	0 0 B1 B0	1	2	Pt(DPL, B1, B0) ← 1	DPiで示された出力ポートの命令2ビット(B1, B0)で指定されたビットをセットする。	
	RPB	Reset any Port Bit	0 1 1 0	0 0 B1 B0	1	2	Pt(DPL, B1, B0) ← 0	DPiで示された出力ポートの命令2ビット(B1, B0)で指定されたビットをリセットする。	
	TPA	Test Port A Bit	0 1 0 1	0 1 B1 B0	1	2	skip if (Pt(A B1, B0) = 1)	入力ポートAの命令ビット(B1, B0)で指定されたビットをテストし、1ならばスキップする。	{Pt(A B1, B0) = 1}
	TPB	Test any Port Bit	0 1 0 1	0 0 B1 B0	1	2	skip if (Pt(DPL, B1, B0) = 1)	DPiで示された入力ポートの命令2ビット(B1, B0)で指定されたビットをテストし、1ならばスキップする。	{Pt(DPL, B1, B0) = 1}
命令	OE	Output AC to port E (Output PLA to port E and F)	0 1 0 0	0 1 0 0	1	2	PtE ← (AC) (又は PtE, F ← PLA (AC))	ACを出力ポートEに出力する。又はACで指定されるPLAの内容を出力ポートE, Fに出力する。(選択可能)	
	OP	Output AC to any Port	0 0 0 0	1 1 1 0	1	1	Pt(DPL) ← (AC)	ACをDPiで示された出力ポートに出力する。	
	OCD	Output immediate data to port C and D	0 0 0 1	1 1 1 0	2	2	PtD ← {13, 12, 11, 10} PtC ← {3, 2, 1, 0}	イミディエイトデータ17~14をポートDに13~10をポートCに出力する。	
	SETD	Set port C and D Bit	0 0 0 1	1 1 0 0	1	2	Pt(C, D(DPL)) ← 1	出力ポートC, DのDPiで指定された1ビットをセットする。	
	RSTD	Reset port C and D Bit	0 1 0 0	0 1 0 1	1	2	Pt(C, D(DPL)) ← 0	出力ポートC, Dの DPiで指定された1ビットをリセットする。	
	IA	Input port A in AC	0 1 0 0	0 0 0 0	1	2	AC ← (PIA)	入力ポートAの内容をACに入力する。	
	IP	Input any Port in AC	0 0 1 1	0 0 1 0	1	1	AC ← (Pt(DPL))	DPiで示された入力ポートの内容をACに入力する。	
その他の	STM	Set Timer	0 0 0 1	0 1 0 0	2	2	TMFF ← 0 TIMER ← {7 ~ 10}	タイマFFをリセットする。タイマにプログラムデータをセットし、タイマスタートを指示する。	
	NOP	No Operation	0 0 0 0	0 0 0 0	1	1	No Operation	何もせず、1マシンサイクル消費する。	

* (4命令(CIAを含む)をたて積みにした場合、2番目以降のI命令はNOPになります。